求XS128的通用IO口硬件结构。

zouyf12 · 发表于 2009-9-22 01:36:02

RT。一直不知道它的内部电路是怎么样的，像AVR，都在datasheet里把接口的电路原理图给画出来，而fresscale的没有一点相关资料。我就是想知道，AVR如果某个端口设置输出后，是推挽输出，置一后，如果接地会烧坏端口，那freescale的端口结构是不是类似呢。。

因为弄不懂xs128系列的数据FLASH怎么使用（英语没过4级的人。。）而且，xs128又没有现成的IIC的接口模块，所以接AT24C02只能用端口模拟，但是IIC总线需要数据线能分时做数据接收和输出。我就担心的是，如果时序控制不好，等到AT24C02输出时，xs128没有及时设置成输入的话，会不会出现在一高一低电平的情况下损坏芯片？往高手解惑~~~

zouyf12 · 发表于 2009-9-22 17:57:04

额。。。看来有点难度呀。。。。。先顶起来一次，如果没有人知道的话。那也没办法了~~

Frozenflame · 发表于 2013-8-29 22:00:37

记得xs128的端口设置中，有个状态可以是 open-drain状态。就是iic上用的，所以不会损害芯片。当然要设置对了才可以

917052549 · 发表于 2013-9-7 15:48:11

我还是不懂

		自动登录	找回密码
密码			注册

求XS128的通用IO口硬件结构。

相关帖子