问关于TLC5510时序的问题

sonwendi · 发表于 2011-12-11 23:54:49

本帖最后由 sonwendi 于 2011-12-11 23:56 编辑

TLC5510的datasheet上面写的是，出数据会延时2.5个CLK，然后一个CLK出去一位数据。
那么，诸位用过5510的是怎么读取数据的？检测8个CLK以后再读取8位数据？
而且5510输出地8位数据是一位一位的更新还是转换完毕一起更新？

zjh3123629 · 发表于 2011-12-12 12:18:54

这是5510的DATASHEET
大体意思是：
   输入的模拟电压VI(1)在CLK1的下降沿被采样到高四位的比较模块和低四位的比较模块。
   高四位的比较模块在CLK2的上升沿决定了高四位的值UD(1).低四位的比较模块在CLK3的上升沿决定了低四位的值LD(1)，再在CLK4的上升沿将高四位UD(1)和低四位LD(1)联合起来作为OUT(1)并且输出。
   所以在输入电压采样后延迟了2.5个CLK时钟才输出数据的。

   综上所述：一个电压被采集，在2.5个CLK时才输出数据，那是不是说在这2.5个CLK时钟内是不是没有输出呢？！
答案当然是否定了，因为它可以输出之前采样电压的值。如图

   当然如果是第一个电压被采样，那应该这段时间是没有输出的吧，嘿嘿

   所以，说明白点得话就是：可以一直去读ADC的输出，没关系的。这是我的理解，大侠们轻喷啊！

zjh3123629 · 发表于 2011-12-12 12:19:43

话说少年你这12点还不睡撒？！
霸气

zjh3123629 · 发表于 2011-12-12 12:20:03

好多贡献啊，再顶！

zjh3123629 · 发表于 2011-12-12 12:25:53

好多贡献啊，再顶！

sonwendi · 发表于 2011-12-12 15:27:01

回复 2# zjh3123629

照datasheet上面说的是，一个脉冲输出一个数据，那是不是说八个数据不是同步输出更新？
如果AD内部的输出因为内部的结构高低四位输出有一定的延时，那岂不是读取数据有可能读取错误？

aytc100 · 发表于 2011-12-12 15:34:39

八个数据是同步输出更新的
并且输出的意思是，将AD后的结果送到外部的8位总线上并锁存。

turf456 · 发表于 2011-12-12 16:04:20

LZ想多了

sonwendi · 发表于 2011-12-12 23:29:03

回复 7# aytc100

多谢！

sonwendi · 发表于 2011-12-12 23:29:56

回复 8# turf456

嗯，我想我应该明白了

		自动登录	找回密码
密码			注册

问关于TLC5510时序的问题

相关帖子

本帖子中包含更多资源

资源大师奖章

论坛骨干奖章

推广达人奖章

论坛元老奖章

活跃会员奖章

优秀会员奖章

在线王奖章

优秀版主奖章

特殊贡献奖章

热心会员奖章

技术大牛奖章