Celoxica.Agility.Compiler.v1.3+DK.Design.Suite.and.PDK.v5.0.SP5编译器加高阶

zhinengchesoft

Celoxica.Agility.Compiler.v1.3+DK.Design.Suite.and.PDK.v5.0.SP5编译器加高阶
Celoxica.Agility.Compiler.v1.3(Agility C编译器)
Celoxica.DK.Design.Suite.and.PDK.v5.0.SP5 (高阶设计方法)
  Celoxica公司专注于可重配置逻辑，不仅包括FPGA，还包括一些新的架构，如Elixent公司所谓的“可编程算法处理”架构。 “把系统级设计的重点放在ASIC是完全错误的。”Celoxica的副总裁Jeff Jussell表示，“C设计人员应该采用FPGA创建首个原型。”Agility C能产生用于ASIC设计的RTL代码，QQ:16264558       TEL:13963782271  但它真正的重点是可编程逻辑。“该工具是面向DSP的，”Jussell表示，“瞄准的应用包括数字成像和信号处理等。”与明导的Catapult不同，Agility C使用定时的SystemC描述。“我们相信这是向设计师提供控制能力的最有效方式。”Jussell说，“如果你正在使用C语言，并试图用硬件实现设计，那么一点都不懂硬件功能肯定是行不通的。”  SystemC 分类库根据标准 C++ 分层，并使之扩展，以便规定并发行为、时间顺序操作、用于描述硬件的数据类型、结构分层和仿真支持。在 Celoxica 公司和 Forte Design Systems 公司2004年推出SystemC 综合工具之前，SystemC 工具的支持只包括建模和仿真。开发行为综合技术的Forte Design Systems 公司，提供一条从高级算法到 RTL 的自动化路径（其中包括综合、验证和共同仿真），使设计师能利用更高级别的设计抽象。该公司的 Cynthesizer 根据未定时的 SystemC 模型和设计师提供的一组指令和约束条件（如时钟速度、等待时间、流水线运作、循环展开）生成完全定时的 RTL 实现。只要把一组组不同的指令提供给同一个设计源，设计师就能探索并分析处理性能与芯片面积之间的折衷方案。Cynthesizer 的自动化行为综合功能包括操作调度、周期定时、状态机实现、控制和数据路径设计、资源分配、RTL 生成。Celoxica公司对于C语言综合并不陌生。这家英国公司的DK设计套件提供了采用其专有语言Handel-C的综合和仿真。Agility C的新颖之处在于它采用工业标准的SystemC语言进行综合。
   Celoxica公司发布了Agility C编译器，它可以将SystemC的设计综合到FPGA里。除了瞄准可重配置逻辑器件外，该工具还能为ASIC设计生成RTL代码。Celoxica 公司通过推出 Agility 编译器扩展了 DK 设计工具套件的功能，使之不再是仅仅进行 Handel-C 综合，因为编译器能在工具流程与 Handel-C 工具的流程几乎相同的情况下支持 SystemC 综合。SystemC 是一种基于 C++ 的有利于系统级设计的建模语言。