OSCCLK是外部晶振频率的一半？？

wgggfiy · 发表于 2009-4-18 07:30:55

里面各种时钟频率，花了一点时间仔细看了一下，
对时钟频率这一部分这是惟一的一个疑问了，希望高手帮忙解决，谢谢

wgggfiy · 发表于 2009-4-18 11:15:03

晕，大家帮帮忙啊，还有默认（复位）的时候，那个PLLSEL是1还是0啊？？

跳跃的心 · 发表于 2009-5-18 20:02:26

没有啊，复位的时候是0，fosc=16m。

qnbs1 · 发表于 2010-3-1 17:44:18

还是没解释清楚

qnbs1 · 发表于 2010-3-1 18:35:34

晶振是外部加入的时钟，系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

根据公式PLLCLK = 2 x OSCCLK x [SYNR + 1]/[REFDV + 1]
PLLCLK（锁相环频率）
OSCCLK（振荡器频率，即你的晶振）

而BUS CLOCK是由PLLCLK二分频得到的，即BUS CLOCK ＝ PLLCLK/2

当你选择倍频时（PLLSEL＝1），你的系统频率是等于锁相环频率(PLLCLK)，

当你不选择倍频时（PLLSEL＝0），你的系统频率是等于振荡器频率(OSCCLK)，而你的总线频率（Bus Clock）是始终等于你系统频率的1/2

cat888 · 发表于 2010-3-1 21:41:37

9s12xs128 :
fVCO= 2*fOSC ×(SYNDIV+1)/(REFDIV +1)
fPLL=fVCO/(2*POSTDIV)
fBUS=fPLL/2
如果 POSTDIV = $00 ，则 fPLL 等于 fVCO (divide by one).

anjiayu · 发表于 2010-3-5 09:04:50

学习了

zhou040609 · 发表于 2010-3-5 12:45:42

使用16MHz晶振
设置
SYNDIV＝0x04；
REFDIV ＝0x01；
总线频率为40MHz

浪淘沙 · 发表于 2010-3-15 20:44:20

回复 5# qnbs1

很有用啊，谢谢了、、

桃园小七 · 发表于 2010-3-16 22:24:27

学习了多谢多谢

		自动登录	找回密码
密码			注册

[单片机] OSCCLK是外部晶振频率的一半？？

相关帖子

论坛元老奖章