求助：整个系统版的时钟，就是靠PLL设置的吗？

胖子小森森 · 发表于 2013-3-23 20:45:14

RT:::::
在看各个模块分频的时候说的主频，指的是原本最小系统自带的晶振频率还是PLL分频之后的频率？？？
求助！！！！！

灰原姐姐 · 发表于 2013-3-23 20:46:51

本帖最后由灰原姐姐于 2013-3-23 20:49 编辑

是的。如果不设置PLL，那么主频就是晶振频率。
如果设置了PLL，主频就是PLL的输出频率（其输入频率是晶振频率）
在9S12XS128中，每两个时钟周期构成一个总线周期。
故总线频率是主频的一半。
许多模块的输入频率是总线频率，例如：SCI，SPI，PWM。
所以要注意，当PLL改变时，上述模块的频率也会有改变。

胖子小森森 · 发表于 2013-3-23 21:04:20

灰原姐姐发表于 2013-3-23 20:46
是的。如果不设置PLL，那么主频就是晶振频率。
如果设置了PLL，主频就是PLL的输出频率（其输入频率是晶振频 ...

灰原姐姐太给力了！！谢谢！！！

		自动登录	找回密码
密码			注册

求助：整个系统版的时钟，就是靠PLL设置的吗？

相关帖子