时钟电路设计

demon · 发表于 2008-2-18 08:54:56

<

> 时钟电路在单片机系统硬件设计中往往是一个关键的部分，因为晶振体的工作频率很高，设计不当很有可能使其工作时的产生的高频信号对其他电路造成干扰，尤其是对模拟部分如AD转换输入信号的干扰；或者甚至晶振体不工作，导致整个单片机系统无法运行。MC9S12系列单片机的时钟输入接口在其46(EXTAL)和47(XTAL)引脚上(112引角封装)，通常是接一个16M的晶振体。  外部振荡器的连接分为串联型，并联型和使用外部有源振荡器3种方式。最后一种的稳定性比较高，适合初学者和使用场合要求严格的情况下使用，在一般场合，我们通常采用前两种的设计方案。这里需要注意的是MC9S12系列单片机专门设计了外部振荡器的连接设置引角PE7(36号)，要求我们在使用串联型电路时将该引角置高，在使用并联型和外部有源振荡器电路时将该引角置低。以下是3种电路的连接方案和相应的PE7引角配置。 <IMG src="attachments/bbsxp/2008-2/200821804957.gif" border=0>  demon推荐大家使用上图中第二种连接方式，也就是并联连接方式。其中的电容C1,C2称为负载电容,它们分别与晶振体连接后接地,为的是削减谐波对电路的稳定性的影响,也就是滤波；Rb是为了保证起振；Rs则用来分压，因为MC9S12单片机的EXTAL的额定输入电压为2.5V。飞斯卡尔告诉我们，当使用频率较高的晶振体时，分压电阻Rs可以取小甚至短接。因此我们在使用16M的晶振体时往往就不接Rs了，而Rb大小通常为1M，C1,C2为22pF. 此外设计时钟电路时还应注意以下几点：1.晶振体和单片机引角之间的连线尽量要短，这样可以保证其工作的稳定性和避免晶振体的高频信号过多的干扰周围线路。2.晶振体的下方和周围尽量不要走线，尤其是对信号质量要求高的器件的线路。3.晶振体的周围和下面尽量用地线包围和覆盖，将晶振体的噪声阻挡起来，也防止其他干扰信号进来。

violet · 发表于 2008-2-19 18:52:26

<

>晶振旁的各个电容,电阻有什么作用?

demon · 发表于 2008-2-19 19:12:43

<

>并联连接方式中的电容接地,为的是削减谐波对电路的稳定性的影响电阻Rb可以提高晶振体的稳定性，保证起振，Rs是用来分压。

violet · 发表于 2008-2-19 20:15:50

<

> 串联连接与并联连接各有什么优缺点.一般做小车时用什么连接方式!

demon · 发表于 2008-2-20 21:41:25

<

>用并联的就行了

ppdaodanbing · 发表于 2008-2-27 03:55:11

<

>我也在制作单片机最小系统板，芯片用的DG256/DJ256,看数据手册上好像说256系列某些型号必须用串联晶振的接法，所以我使用了串联晶振，可是晶振死活是不起振....已排除系统的其他问题（使用外部有源晶振板子可以工作），PE7引脚的设置也没问题，第一次做的板在使用外部有源晶振的情况下已经能够正常工作。第二次做的板在对晶振部分又进行了认真的布线后（原来怀疑是布线的问题），基本按照手册要求的来布的线，可是上电后晶振仍然不振...不知道大家有谁遇到过这种情况没？DG256/DJ256系列是必须用串联晶振吗？用并联的行吗？有人做过吗？我感觉不应该这么难起振啊，16M的晶振在别的东西上我也用过，随便飞线焊上都起振了....

echao120 · 发表于 2009-3-28 10:45:33

图片显示不出来。。。

崽崽 · 发表于 2009-10-18 18:39:23

多谢了

yuceyuce · 发表于 2010-4-6 16:01:25

hqao

zhangluhuixing · 发表于 2010-5-4 13:21:27

很有用

		自动登录	找回密码
密码			注册

[其他] 时钟电路设计

相关帖子

Re:MC9S12时钟电路设计

Re:MC9S12时钟电路设计

Re:MC9S12时钟电路设计

Re:MC9S12时钟电路设计

Re:时钟电路设计

特殊贡献奖章

资源大师奖章

论坛骨干奖章

推广达人奖章

优秀版主奖章

热心会员奖章

论坛元老奖章

在线王奖章

活跃会员奖章

优秀会员奖章