关于总线时钟设定，大家来看看上届获奖队伍的代码，感觉有问题

↗仰┢┦望☆

这是S128设置的64M的总线时钟
大家发现没有，SYNR[7:6]觉定了fvoc的范围，这个配置明显超出了120M，为什么别人还跑得蛮好
void PLL_Init(void)
{

   CLKSEL=0x00;  //64mhz
   PLLCTL_PLLON=1;
   SYNR=0XC0 | 0X07;
   REFDV=0X80 | 0X01;
   POSTDIV=0X00;
   _asm(nop);
   _asm(nop);
   while(0==CRGFLG_LOCK);//锁相环锁定
   CLKSEL_PLLSEL=1;//选定外部时钟  

}

emper

多看看文档，这个是64M的啊

↗仰┢┦望☆

emper 发表于 2014-4-30 23:28
多看看文档，这个是64M的啊

确实是64M    但是fvoc就是128M  那个SYNR前两位不是限制fvoc的吗   限制最大是120M吧

lh_include

超频的时候无视Fvco，当POSTDIV为0的时候Fpll=Fvco，意思就是Fpll 取代了Fvco，fpll=2*fosc*（SYNDIV+1）/(REFDIV+1),我是这样理解的！

↗仰┢┦望☆

lh_include 发表于 2014-5-1 10:53
超频的时候无视Fvco，当POSTDIV为0的时候Fpll=Fvco，意思就是Fpll 取代了Fvco，fpll=2*fosc*（SYNDIV+1）/( ...

这样理解啊  谢谢   但是什么算超频?  高于晶振就是超频吗？   
还有那个fREF（参考时钟）是什么时钟  也有一个范围的

lh_include

↗仰┢┦望☆ 发表于 2014-5-1 11:00
这样理解啊  谢谢   但是什么算超频?  高于晶振就是超频吗？   
还有那个fREF（参考时钟）是什么时钟  也 ...

我理解超频就是超过规定频率，那个参考频率有资料上说是配置锁相环内部滤波器，以获得频率最佳稳定性，大家一般都设置为10，就是6到12M，可能设置了这个会稳定些什么的，我也没深究！哎什么程序都得自己考虑没上届带的说！

↗仰┢┦望☆

lh_include 发表于 2014-5-1 11:17
我理解超频就是超过规定频率，那个参考频率有资料上说是配置锁相环内部滤波器，以获得频率最佳稳定性，大 ...

谢谢了 ！