有关锁相环的疑问

蛋求无悔 · 发表于 2013-1-17 11:00:02

书上说 “ 靠锁相环产生的时钟频率由下面的公式达到：
         PLLCLK = 2 * OSCCLK * （ SYNR + 1 ）／（REFDV +1）  ，
         对于MC9S12系列的单片机，典型的，可以选用16MHz的外部晶振，讲SYNR设为2，REFDR设为1，可以得到24MHz的总线频率 ”

问题：如果按上面的公式算的话，得到的总线频率应该是48MHz啊？？？？？？
      求解？？？？

ludlee · 发表于 2013-1-17 14:24:29

Fvco=2*Fosc*(SYNR+1)/(REFDV+1);
Fpll=Fvco/(2*POSTDIV);
Fbus=Fpll/2；

王谦623 · 发表于 2013-1-17 15:31:49

Fbus=Fpll/2；

蛋求无悔 · 发表于 2013-1-17 15:33:29

王谦623 发表于 2013-1-17 15:31
Fbus=Fpll/2；

简洁明了，谢谢

蛋求无悔 · 发表于 2013-1-17 15:33:53

ludlee 发表于 2013-1-17 14:24
Fvco=2*Fosc*(SYNR+1)/(REFDV+1);
Fpll=Fvco/(2*POSTDIV);
Fbus=Fpll/2；

ludlee · 发表于 2013-1-17 18:19:57

		自动登录	找回密码
密码			注册

[咨询] 有关锁相环的疑问

相关帖子

论坛骨干奖章

活跃会员奖章

优秀会员奖章

论坛元老奖章

在线王奖章