OSCCLK是外部晶振频率的一半？？

wgggfiy · 发表于 2009-4-18 07:30:55

里面各种时钟频率，花了一点时间仔细看了一下，
对时钟频率这一部分这是惟一的一个疑问了，希望高手帮忙解决，谢谢

空有一人 · 发表于 2014-9-26 19:45:22

zhou040609 发表于 2010-3-5 12:45
使用16MHz晶振
设置
SYNDIV＝0x04；

原来我一直都看错寄存器了，看了你这个“0x0”这一部分我才恍然大悟，原来计算的时候我一直都多加了几项，所以配出来的频率一直都是错的。
谢谢你了。

给我十年、、 · 发表于 2014-2-23 12:36:45

OSCCLK: 系统时钟，就是外部物理晶振提供的时钟。
PLLCLK: 锁相环时钟，系统时钟经过锁相环频率合成后的时钟。
      锁相环时钟由SYNR·REFDV·POSTDIV三个个寄存器设置。
       SYNR和REFDV两个寄存器专用于VOCCLK的频率计算，计算公式是：
            VOCCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)
      POSTDIV寄存器用于PLLCLK频率的计算，计算公式是：
      PLLCLK=VOCCLK/（2*VOCCLK）
BUSCLK: 总线时钟，程序运行的时钟,总线时钟频率越高，程序运行的速度也越快。
当不使用锁相环时：BUSCLK= OSCCLK/2
当使用锁相环时：BUSCLK= PLLCLK/2
　　　　
PLLSEL 是锁相环使能位
PLLSEL=0时，系统时钟由外部晶振直接提供，系统内部总线频率=OSCCLK/2（OSCCLK为外部晶振频率）。CLKSEL_PLLSEL=1时，系统时钟由锁相环提供，此时系统内部总线频率=PLLCLK/2 （PLLCLK为锁相环倍频后的频率）

1355254869 · 发表于 2014-2-22 21:13:29

qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟，系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

XIEXIE LA

林JJ · 发表于 2013-11-5 16:01:32

学习了，多谢

regei · 发表于 2013-10-13 04:10:53

qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟，系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

请问锁相环频率于系统频率的关系是什么啊？

sqdzun@163.com · 发表于 2012-12-23 20:37:55

qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟，系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

翻了40多页，就想搞清概念，终于让我看见了。。。

mmelodious · 发表于 2012-11-12 19:34:35

pllsel复位后为0

英超 · 发表于 2012-5-28 17:03:59

很清晰，谢谢！

1174544639 · 发表于 2012-4-4 15:17:15

qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟，系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

那请问f（vco）是什么频率呢？

卫鹏飞 · 发表于 2011-12-22 09:12:22

嗯，学习了。。。。

		自动登录	找回密码
密码			注册

[单片机] OSCCLK是外部晶振频率的一半？？

相关帖子

论坛元老奖章

在线王奖章

活跃会员奖章

优秀会员奖章