关于脉冲累加器中的PACNT

民大新手

昨天刚看完输出比较，今天来看脉冲累加器，自己写程序试了一下，却发现 S12 系列的书中所写的脉冲累加器计数寄存器如：PACN32,PACN10还有普遍的PACNx(X=0~3),在程序编译时都说不存在，只看到一个近似的PACNT,却不知道怎么用。各位能帮忙解释一下若要用与PACNx功能相同的寄存器，应该怎么写啊？还有这个PACNT又该怎么用呢？多谢各位啊！

民大新手

我用的芯片是S12XS的。

ty23lovety23

我也各种不懂，但是PACNT10是PACN1和PACN0联级之后的和PACNT类似的计数寄存器，PACN32同理

s614857575

a086711

因为xs128中只有脉冲累加器A，取消了脉冲累加器b和模数递减器，增加了PIT

kimzheng

PACNT是核心计数器16位的 xs128只有1个可以用也就是  PT7口
DG128有两个     至于你想要看多么详细 那还是看官方的XS128资料吧

ll575838999

因为你看的资料是DG128的，而XS128的芯片没有该功能，只有一个PA脉冲累加器

云中水

XS和DG不一样了，只有脉冲累加器A

云中水

XS128中的脉冲累加器和DG128的很不一样。相对DG128来说，XS128的脉冲累加器大大简化了，其中只有三个寄存器需要设置：PACTL、PAFLG、PACNT。
        16位脉冲累加器PACT与IOC7共用一个引脚。顾名思义，脉冲累加器就是对有效边沿（上升沿或下降沿）进行计数，然后把计数的值保存在寄存器PACNT中。寄存器PACTL是16位脉冲累加器的核心，几乎所有的设置都是在这个寄存器中。
        接下来解剖一下这个核心寄存器PACTL：

PAEN：脉冲累加器允许位，置1，则工作。置0，则禁止。PAEN与TEN无关，定时器TEN禁止时，脉冲累加器仍可以工作。
PAMOD：工作方式选择位。置1，为门控时间累加器方式。置0，为事件计数器方式。
        门控时间累加器方式：输入引脚上的有效电平会触发脉冲累加器对64分频后的时钟进行计数。
        事件计数器方式：脉冲累加器对引脚上的每个有效边沿计数。引脚上每产生一个有效边沿，脉冲累加器计数器的值就会加1。
PEDGE：边沿跳变控制位。它的功能和脉冲累加器的工作方式有关。如下表：

（0  0）：事件计数器方式，下降沿有效
（0  1）：事件计数器方式，上升沿有效
（1       0）：门控时间累加器方式，IOC7引脚上的高电平使64分频后的总线时钟输入到脉冲累加器中。
（1       1）：门控时间累加器方式，IOC7引脚上的低电平使64分频后的总线时钟输入到脉冲累加器中。
CLK0~CLK1：时钟选择位。其功能如下表：

（0       0）：使用TIM中分频后的定时器时钟作为计数时钟
（0       1）：选PACLK作为计数时钟
（1       0）：选PACLK/256作为计数时钟
（2       1）：选PACLK/65536作为计数时钟
其中PACLK是对总线时钟进行64分频后的时钟。
PAVOI：脉冲累加器溢出中断允许位。置1，则允许中断产生。置0，则禁止中断。
PAI：脉冲累加器输入中断允许位。置1，则允许中断产生。置0，则禁止中断。

标志寄存器PAFLG：

PAVOF：当脉冲累加器溢出时，此位置1。如果有PAVOI=1时，则产生中断。向该位写1，可以清除标志位。
PAIF：当在IOC7引脚上检测到选定的边沿跳变，此位置1。在事件计数方式下，事件沿跳变会使该位置位。在门控时间累加器方式下，IOC7引脚上门控信号的最后一个下降沿使该位置位。对其写1，可以清除标志位。

计数寄存器PACNT：

wuxingcfchen

芯片型号选错了吧