智能车制作

标题: 52255 PLL设置 [打印本页]

作者: absentyk 时间: 2014-5-5 21:15
标题: 52255 PLL设置
本帖最后由 absentyk 于 2014-5-5 21:22 编辑

一直在论坛学习，Mcf52255的资料真的好少，全是大家提的问题，今天我找了一下午关于设置总线时钟的方法，由于英语水平有限，只能看个大概，在合成控制寄存器SYNCR里看到如下公式fsys = fref x 2(MFD + 2) / 2^RFD;在Code warrior打开的例程的mcf52255_sysinit.c里看到了PLL的初始化程序：
void pll_init(void)
{
//MCF_CLOCK_CCHR =0x05;
//分割基准时钟为1/(CLOCK+1)=1/6
//The PLL pre divider - 48MHz / 6 = 8MHz
/* The PLL pre-divider affects this!!!
* Multiply 48Mhz reference crystal /CCHR by 10 to achieve system clock of 80Mhz(以48Mhz晶振为例，超频到80MHz)
*/
MCF_CLOCK_SYNCR =
MCF_CLOCK_SYNCR_MFD(3)
|MCF_CLOCK_SYNCR_CLKSRC
| MCF_CLOCK_SYNCR_PLLMODE
| MCF_CLOCK_SYNCR_PLLEN ;
while (!(MCF_CLOCK_SYNSR & MCF_CLOCK_SYNSR_LOCK))
{
}
}
我的理解是MDF=3时，看数据手册知道是X10倍的
fsys = fref x 2(MFD + 2) / 2^RFD
=8MHz x 2(3+2) / 2^0=80MHz
不知道我的理解对不对，还请懂得人指点，谢谢啦

作者: jack_channel 时间: 2014-5-6 10:24
本帖最后由 jack_channel 于 2014-5-6 10:27 编辑

[attach]59480[/attach]
CCHR是设置分频的，以8M晶振为例，分频系数为1，还是8M
超频系数由MFD和RFD这2个参数共同决定，以8为基数倍频，对应关系见图所示，我已经算好了

作者: absentyk 时间: 2014-5-6 10:35
这个我好像看懂了，我在穗佳电子买的52255，他的板子上是8M有源晶振，所以设的MCF_CLOCK_CCHR =0x00，直接的到8M的，最后的fsys就是总线时钟吗？

欢迎光临智能车制作 (http://dns.znczz.com/)