关于PLL超频的个人心得

liaogao2

这个 第一次见   长知识了

as8793765

#define BIT_SET(x)     1<<x
#define BIT_CLR(y)     ~(1<<y)

//100M
void pll_init()
{
        MCG_C1=(MCG_C1|BIT_SET(7)&BIT_CLR(6));//选择外部晶振作为MCG输出时钟
        while(MCG_S&0x20!=0x20);//等待晶振稳定
        MCG_C2|=BIT_SET(1);//FLL(PLL) is disabled in bypass mode
        while(MCG_S&0x0c!=0x08);//确认MCG输出时钟是外部晶振
        MCG_C5=0x13;//外部晶振为50M有源晶振，50M/20=2.5M
        MCG_C6=0x10;//40倍频，2.5M*40=100M
        MCG_C6|=BIT_SET(6);//打开PLL
   
    while((MCG_S&0x40)!=0x40);//PLL is currently lock
        MCG_C1=(MCG_C1&BIT_CLR(7)&BIT_CLR(6));//选择PLL作为MCG输出时钟
    while((MCG_S&0x0c)!=0x0c);//确认MCG输出时钟是PLL
       
        SIM_CLKDIV1=0x00110000u;//设置systemclk，busclk......参考SIM_CLKDIV1寄存器
}

这是我的超频程序，为什么超不了频啊。单步调试发现程序停在

while((MCG_S&0x40)!=0x40);//PLL is currently lock
我用的是k60，codewarroir

yayay2010

楼主如何得出频率在94时是稳定的，是车子自身有反应还是根据调试时跟踪代码
while(!(CRGFLG_LOCK==1)); //when pll is steady ,then use it;

CLKSEL_PLLSEL =1;//engage PLL to system;


初始化能执行下来就是稳定的

zsk-

x5ex5e

chenkun

changhao 发表于 2010-3-14 17:15
我们总线一直是80MHZ 而且比较稳定 今天看到chenrunshe_007 的帖子 我觉得有必要再高点 呵呵

问一下 频率越大越好？

chenrunshe_007

as8793765 发表于 2012-4-16 13:35
#define BIT_SET(x)     1

单步调试是调不了PLL的，会一直卡在那里出不来，设断点运行吧。

chenrunshe_007

yayay2010 发表于 2012-4-25 09:34
楼主如何得出频率在94时是稳定的，是车子自身有反应还是根据调试时跟踪代码
while(!(CRGFLG_LOCK==1)); // ...

程序没跑飞不就是稳定咯。

活在九零后

顶

xiwang

不错啊，楼主有心了，学习中

汤似水

:lol:lol:lol